DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02666168 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

63-283068 [**JP 63283068** A]

PUBLISHED:

November 18, 1988 (19881118)

INVENTOR(s): DOI TSUKASA

KUDO ATSUSHI

KOBA MASAYOSHI

SATO HIROYA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.:

62-117579 [JP 87117579]

FILED:

May 14, 1987 (19870514)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 728, Vol. 13, No. 110, Pg. 93, March 16, 1989 (19890316)

ABSTRACT

PURPOSE: To reduce a leakage current between a source and a drain by a method wherein a heteropolar impurity is doped only to a lowerpart interface between the source and the drain of a polycrystalline silicon film to become an active layer of a thin-film transistor.

CONSTITUTION: After a polycrystalline silicon thin film 12 has been evaporated onto a Pyrex glass substrate 11, ions of boron are implanted. Then, a silicon oxide film 13 to become a gate insulating film is deposited annealed in an atmosphere of oxygen. Then, a polycrystalline silicon film 14 is deposited; after that, a silicon oxide film 15 is deposited on film; after that, a gate electrode is formed. Then, ions of phosphorus the implanted; after that, a silicon oxide film 16 to become an interlayer insulating film is deposited and annealed in an atmosphere of nitrogen. Then, contact holes 17 and 18 at a source part and a drain part are made; AlSi is deposited; after that, a source electrode 19 and a drain electrode 20 are patterned.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007745675

Image available

WPI Acc No: 1989-010787/198902

Poly-silicon thin-film transistor prodn. for active-matrix LCD panel - by forming silicon oxide film on poly-silicon film and injecting impurities.

NoAbstract Dwg 1/3

Patent Assignee: SHARP KK (SHAF)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Date - --- Week Kind Applicat No Patent No Kind Date

19870514 198902 19881118 JP 87117579 Α JP 63283068

Priority Applications (No Type Date): JP 87117579 A 19870514

Patent Details:

Main IPC Filing Notes Patent No Kind Lan Pg

33 JP 63283068

Title Terms: POLY; SILICON; THIN; FILM; TRANSISTOR; PRODUCE; ACTIVE;

MATRIX; LCD; PANEL; FORMING; SILICON; OXIDE; FILM; POLY; SILICON; FILM;

INJECTION; IMPURE; NOABSTRACT

Index Terms/Additional Words: LIQUID; CRYSTAL; DISPLAY

Derwent Class: L03; U11; U12; U14

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: CPI; EPI

四日本国特許庁(JP)

10 特許出願公開

昭63-283068 四公開特許公報(A)

Mint Cl.

識別記号

广内整理番号

@公開 昭和63年(1988)11月18日

H 01 L 29/78 27/12

311

Z-8422-5F 7514-5F

未請求 発明の数 1 (全4頁) 審査請求

薄膜トランジスタの製造方法 ❷発明の名称

> 頭 昭62-117579 の特

> > 司

昭62(1987)5月14日 20世

土 居 者 明 四発

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

淳 I

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

正 ・義 木·場 明 考

大阪府大阪市阿倍野区長池町22番22号

哉 明 者 佐 勿発

シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社 升理士 深見 久郎 大阪府大阪市阿倍野区長池町22番22号

外2名

1. 発明の名称

理

THE

職員トランジスタの製造方法

2. 特許請求の範囲

多結晶シリコン誹਼膜を半導体活性層とするMI S型電界効果トランジスタを形成する多糖品シリ コン菲謨トランジスタの製造方法において、絶縁 物質である基板を準備し、前記基板上に多結品シ リコン膜を形成し、歯配多枯晶シリコン膜下面へ 第1の複性を有する不輔物を注入し、誰配多結晶 シリコン関上にゲート絶縁数となるシリコン酸化 膜を形成し、前記シリコン酸化膜上にゲート電極 となる多結晶シリコン膜を形成し、前配多結晶シ リコン鉄上にシリコン酸化膜を形成し、次いで前 記多結晶シリコン膜下面へ注入した第1の極性に 対して異なる極性を有する不能物を前記シリコン 酸化繊上に注入し、その後前記トランジスタの残 余の製造工程を行なうことを特徴とする薄膜トラ ンクスタの製造方法。

3. 雅明の詳輔な説明

[産業上の利用分野]

この発明は大面積のアクティブマトリックス液 **昌ディスプレイならびに3次元素子等に応用され** る多結晶シリコン薄鎖トランジスタに関するもの で、特に、ソース、ドレイン間のリーク電流を低 減した多結晶シリコン薄膜トランクスタに関する ものである。

[従来の技術]

従来の多結島薄膜トランジスタは基板上に形成 された半導体、絶縁膜、ゲート、ソース、ドレイ ン等からなりソースに対してドレインに一定のド **レイン電圧を印加し、ソースに対するゲートの**歳 圧をコントロールすることにより、活性層の上部 界面に形成されるチャンネルを制御して稼漑トラ ンジスタをスイッチングするという駆動方法が用 いられている.

[発明が解決しようとする四頭点]

従来の多結品薄膜トランジスタは以上のように 構成されているので、益板絶縁膜と多糖品シリコ ン膜との界面状態によっては活性膿下部界面のエ この発明は上記のような問題点を解消するためになされたもので、活性関下部界面にチャンネルが形成されることを防止し、しきい値電圧を増加させることなくオフ電流を低減させた複数トランジスタを得ることを目的とする。

[問題点を解決するための手段].....

この発明に係る審膜トランジスタの製造方法は、 活性層をなす多結品シリコン薄膜のソース、ドレ イン部の下部界面にのみ質振性不精物を注入した ものである。

[作用]

- 3 -

イオンの住入後の分布は、第2図に示すようにな り、活性腫脹下面での¹ ¹ B * 適度は2×10 ^{if} /ca- * になる。次いで話性間をパターニングで 形成した。次いで第1因(b)に示すように常任 CVD法により、420℃でゲート絶縁数となる シリコン酸化膜13を500A堆積し、酸素雰囲 気中で550℃、2時間アニールを行ない、シリ コン酸化膜13の敷密化を図った。次いで第1回 (c)に示すように、前述の真空蒸發法で多稿品 シリコン膜14を500A堆積した後、この上に 常圧CVD法でシリコン酸化酸15を500A堆 積した後、パターニングしてゲート電便を形成し た。次に第1回(d)に示すようにリンイオンパ P * を50 K e Vで、1.5×10 ¹ 個/cm² 往入した。その後層関絶縁数となるシリコン酸化 戯16を常圧CVD法で500A堆積し、リンイ オン・1 P+ 話性化のために溶素雰囲気中550 でで70時間アニールを行なった。このアニール を終了した損で!! B * イオンの分布はほとんど 変化しないことはSIMS(Secondary Ion

この発明における糖膜トランジスタは、多結晶 シリコン糖膜の活性層下部のソースドレインの界面に往入した異極性不輔物が下部界面でのチャン ネル形成を押え、オフ電流の低減が可能となる。 {発明の実施例}

第1回を参照して本発明の一実施例を詳細に説明する。本実施例では発明の効果が最も顕著に現われる550で以下の低温で作成される静設トランジスタについて示したが、本発明の適用はこの例に設定されるものではない。

- 4 -

Mass Spectroscopy)によって既に確認してい る。次に第1図(e)に示すようにソースおよび ドレイン部のコンタクトホール17および18を 開口し、スパッタ法でA & SI を 5 0 0 0 A 堆積 した後、第1図(1)に示すようにソース電揺1 9およびドレイン電極20をパターニングした。 最後に水素雰囲気中440℃で30分間アニール を行なった後水素プラズマで水素化を行なった。 水素化は基板温度300℃、水素/窒素比1対1、 圧力 1 Torr 、R fpower、2 8 O MW/cm² 、虹理 時間5時間で行なった。第3因は上記のようにし て作成した韓酸トランクスタのゲート電圧対ドレ イン電旋特性を示したものである。Aは上記の実 施例で作成したもの、Bは話性間下部界面にソー ス、ドレイン部に対して與極性不能物を注入して いないものである。なおこの辞費トランジスタの チャンネル長およびチャンネル幅は共に104m であり、ソースに対するドレインのパイアス電圧 は+1Vである。第3図より明らかなように高性 周下部に!! В たを注入することでしきい値電圧

TARLUSOI (Silicon on Insulator)

(ドレイン部)、19はALSi(ソース電镀)、 20はALSi(ドレイン電極)を示す。

第3回においてAは装性圏下部に ' B ' を住 入したサンプル、B は活性圏下部に ' ' B ' を住 入しないサンプルのデータを示す。

特許出願人 シャープ株式会社 代 理 人 弁理士 震 兒 久 郎 (ほか2名) デバイスや液晶ディスプレイ安示案子用等関トランジスタへの応用が期待できるという効果がある。 4. 図面の簡単な説明

第1図(a)~(f)は本発明の一実施例による多結晶シリコン薄膜トランジスタの製造プロセスにおける素子新面を示す図である。

第2回は本発明の一実施例により製造した雑説 トランジスタの不純物濃度 (* * B * イオン)の 分布を示す図である。

第3 図は本発明の一実施例により製造した薄膜 トランジスタと従来方法で製作した薄膜トランジ スタのゲート電圧対ドレイン電流特性を比較した 図である。

第1回において11はパイレックスガラス(絶 緑苺板)、12は多結品シリコン薄膜(活性層)、 13はシリコン酸化炭(ゲート絶経膜)、14は 多枯昼シリコン膜(ゲート電板)、15はシリコン酸化膜(不締物注入深さ刻御酸化膜)、16は シリコン酸化膜(層間組織膜)、17はコンタクトホール

-8-

1 1 1 1 1 11 港級其极 12 活性層 (a) 13 ゲート把提膜 **(b)** (C) 1 1 (d) 18 16 福間技術與 クットス部 18 ドバン部 , (e) 19 19 ソノ宣権 20 ドバン配荷 (f)

第1回



